ROSALBA LIGUORI | TECNOLOGIE DIGITALI
ROSALBA LIGUORI TECNOLOGIE DIGITALI
cod. 0612700110
TECNOLOGIE DIGITALI
| 0612700110 | |
| DIPARTIMENTO DI INGEGNERIA DELL'INFORMAZIONE ED ELETTRICA E MATEMATICA APPLICATA | |
| CORSO DI LAUREA | |
| INGEGNERIA INFORMATICA | |
| 2019/2020 |
| OBBLIGATORIO | |
| ANNO CORSO 2 | |
| ANNO ORDINAMENTO 2017 | |
| PRIMO SEMESTRE |
| SSD | CFU | ORE | ATTIVITÀ | ||
|---|---|---|---|---|---|
| CIRCUITI DIGITALI (Modulo di TECNOLOGIE DIGITALI) | |||||
| ING-INF/01 | 2 | 16 | LEZIONE | ||
| ING-INF/01 | 1 | 8 | ESERCITAZIONE | ||
| LABORATORIO DI CIRCUITI LOGICI (Modulo di TECNOLOGIE DIGITALI) | |||||
| ING-INF/05 | 1 | 8 | LEZIONE | ||
| ING-INF/05 | 2 | 16 | LABORATORIO | ||
| Obiettivi | |
|---|---|
| L’INSEGNAMENTO SI PONE L’OBIETTIVO DI ACQUISIRE LA CONOSCENZA DELLE TECNOLOGIE ELETTRONICHE NECESSARIE PER LA REALIZZAZIONE DI RETI LOGICHE COMBINATORIE E SEQUENZIALI ELEMENTARI E L’ABILITÀ DI ANALIZZARE SEMPLICI RETI LOGICHE BASATE SU QUESTE TECNOLOGIE. L’ATTIVITÀ ESERCITATIVA CONSISTE NELLO SVOLGIMENTO DI ESERCIZI NUMERICI. CONOSCENZA E CAPACITÀ DI COMPRENSIONE RIUSCIRÀ AD ANALIZZARE: -LE CARATTERISTICHE STATICHE E DINAMICHE DELLE PRINCIPALI FAMIGLIE LOGICHE. -LE RETI LOGICHE ELEMENTARI. -I DISPOSITIVI DI MEMORIA. -UN CIRCUITO ASIC. CONOSCENZA E CAPACITÀ DI COMPRENSIONE APPLICATE -SCELTA DI UNA FAMIGLIA LOGICA. -ANALISI DI IMPLEMENTAZIONI CIRCUITALI DI RETI LOGICHE ELEMENTARI. AUTONOMIA DI GIUDIZIO RIUSCIRÀ A: -INDIVIDUARE I PARAMETRI PRESTAZIONALI DEI DISPOSITIVI; -INDIVIDUARE I METODI PIÙ APPROPRIATI PER L’ANALISI E SINTESI DI CIRCUITI DI MEDIA COMPLESSITÀ; -TENERE PRESENTE I LIMITI PER UN FUNZIONAMENTO “IN SICUREZZA” DEI COMPONENTI; -COMBINARE PRATICA E MODELLI PER DIMENSIONAMENTO DELLE RETI. ABILITÀ COMUNICATIVE LO STUDENTE ACQUISIRÀ UN LINGUAGGIO TECNICO-SCIENTIFICO NELL’ESPOSIZIONE SCRITTA ED ORALE E NELLA COMUNICAZIONE CON IL GRUPPO DI LAVORO DURANTE LO SVOLGIMENTO DELL’ELABORATO PROGETTUALE DEL SISTEMA DIGITALE. CAPACITÀ DI APPRENDERE PER L’ESIGENZA DI TRASMETTERE ALLO STUDENTE LA CAPACITÀ DI ANALIZZARE GLI EFFETTI DEI LIMITI PRESTAZIONALI DEI CIRCUITI NEL SISTEMA DIGITALE, SARÀ CONSAPEVOLE DELLA CONTINUA EVOLUZIONE DI TALI SISTEMI E DELLA NECESSITÀ DI UN APPRENDIMENTO AUTONOMO CONTINUO. |
| Prerequisiti | |
|---|---|
| PER IL PROFICUO RAGGIUNGIMENTO DEGLI OBIETTIVI PREFISSATI ALLO STUDENTE SONO RICHIESTI I SEGUENTI PREREQUISITI: -. CONOSCENZA DI BASE DELLE RETI LOGICHE. |
| Contenuti | |
|---|---|
| 1. INTRODUZIONE AI CIRCUITI DIGITALI. I TRANSISTOR MOS. PORTE NOT, AND/NAND E OR/NOR. FAN IN / FAN OUT. FAMIGLIE LOGICHE CMOS. (ORE TEORIA: 6, ORE ESERC.: 3) 2. REALIZZAZIONE DI RETI COMBINATORIE MEDIANTE PORTE LOGICHE ELEMENTARI DISPONIBILI NELLA LOGICA CMOS. (ORE TEORIA: 3, ORE ESERC.: 3) 3. LATCH E FLIP-FLOP. REALIZZAZIONE DI RETI SEQUENZIALI SINCRONE IN LOGICA DISCRETA MEDIANTE PORTE LOGICHE ELEMENTARI E FLIP-FLOP DISPONIBILI NELLA FAMIGLIA LOGICA CMOS. (ORE TEORIA: 3, ORE ESERC.: 2) 4. I DISPOSITIVI LOGICI PROGRAMMABILI: PLD E FPGA. (ORE TEORIA: 4) 5. I TOOL DI SVILUPPO E SIMULAZIONE PER FPGA. (ORE TEORIA: 8, ORE LAB: 16) INTRODUZIONE AL LINGUAGGIO VHDL PROGETTAZIONE IN VHDL DI MACCHINE COMBINATORIE. REALIZZAZIONE DI MACCHINE COMBINATORIE SU FPGA. PROGETTAZIONE IN VHDL DI MACCHINE SEQUENZIALI SINCRONE. REALIZZAZIONE DI MACCHINE SEQUENZIALI SINCRONE SU FPGA. |
| Metodi Didattici | |
|---|---|
| L’INSEGNAMENTO SI COMPONE DI: -LEZIONI TEORICHE (ORE 24/ CFU 3) -ESERCITAZIONI IN AULA (ORE 8/ CFU 1): SVOLGIMENTO DI ESERCIZI NUMERICI. -ESERCITAZIONI PRATICHE DI LABORATORIO (ORE 16/ CFU 2): SVILUPPO DI SISTEMI DIGITALI, RICADENTI NELLE TOPOLOGIE TRATTATE DURANTE IL CORSO, MEDIANTE TOOL SOFTWARE PRODOTTI DA XILINX E LINGUAGGIO VHDL. |
| Verifica dell'apprendimento | |
|---|---|
| LA VALUTAZIONE DEL RAGGIUNGIMENTO DEGLI OBIETTIVI PREFISSATI AVVERRÀ MEDIANTE UNA PROVA SCRITTA ED UNA PROVA ORALE. IL VOTO FINALE SARÀ DETERMINATO DALLA MEDIA DEL VOTO ORALE E SCRITTO E SARÀ ESPRESSO IN TRENTESIMI (IL VOTO MINIMO CORRISPONDE A "18" ED IL MASSIMO A "30 E LODE"). LA LODE POTRÀ AVERSI IN CASO DI PROVA SCRITTA VALUTATA CON A E DI PROVA ORALE CHE SODDISFA AMPIAMENTE I CRITERI DI VALUTAZIONE. DURANTE LO SVOLGIMENTO DEL CORSO SONO PREVISTE PROVE SCRITTE PARZIALI ESONERATIVE. LA PROVA SCRITTA PREVEDE LO SVOLGIMENTO DI UN COMPITO IN CUI È RICHIESTA L’IMPLEMENTAZIONE DI UNA RETE COMBINATORIA IN TECNOLOGIA CMOS, IL CALCOLO DELLE PRESTAZIONI STATICHE E DINAMICHE DI UNA RETE LOGICA E LO STUDIO DI UNA RETE SEQUENZIALE. DALLA PROVA SCRITTA LO STUDENTE POTRÀ ACCEDERE ALLA PROVA ORALE CON VOTI A, B, C, D OD E, MENTRE IL VOTO F NON PERMETTE L’AMMISSIONE. LA COPIA DELL’ELABORATO SCRITTO È CONSEGNATA CON GLI ERRORI CONTRASSEGNATI ED EVENTUALI SUGGERIMENTI DI SOLUZIONE. LA PROVA ORALE CONSISTE NELLA PRESENTAZIONE DI UN ELABORATO ED IN DOMANDE PERTINENTI ALL’ELABORATO STESSO ED ALLA PARTE TEORICA SVOLTA IN “I TOOL DI SVILUPPO E SIMULAZIONE PER FPGA”. L’ELABORATO PREVEDE LA REALIZZAZIONE DI UN SISTEMA DIGITALE MEDIANTE VHDL E TOOL XILINX, ASSEGNATO DURANTE IL CORSO. LA RELAZIONE TECNICA DI DISCUSSIONE SARÀ FORNITA AL DOCENTE CHE SARÀ VALUTATA SULLA BASE DELLA CORRETTEZZA TECNICA E COMPLETEZZA. |
| Testi | |
|---|---|
| 1. TESTO NECESSARIO: J. M. RABAEY, A. CHANDRAKASAN, B. NIKOLIC “CIRCUITI INTEGRATI DIGITALI: L’OTTICA DEL PROGETTISTA”, PEARSON/PRENTICE-HALL. 2. MATERIALE DIDATTICO FORNITO DAL DOCENTE DURANTE IL CORSO SU LOGICA CMOS E LINGUAGGIO VHDL IN FORMA DI SLIDE E TESTI IN FORMATO ELETTRONICO. 3. MANUALI DEI TOOL HW/SW. |
BETA VERSION Fonte dati ESSE3 [Ultima Sincronizzazione: 2021-02-19]
