ELETTRONICA DIGITALE

Gian Domenico LICCIARDO ELETTRONICA DIGITALE

0612400031
DIPARTIMENTO DI INGEGNERIA INDUSTRIALE
CORSO DI LAUREA
INGEGNERIA ELETTRONICA
2018/2019

OBBLIGATORIO
ANNO CORSO 3
ANNO ORDINAMENTO 2016
PRIMO SEMESTRE
CFUOREATTIVITÀ
990LEZIONE
Obiettivi
Il corso intende dotare l’allievo delle conoscenze di base dell’Elettronica digitale. Sono analizzati la struttura ed il funzionamento delle porte logiche elementari, sia in tecnologia MOS che in tecnologia bipolare. A tal fine il corso prevede una parte metodologica ed una applicativa. La parte metodologica è dedicata alla studio degli aspetti più importanti del funzionamento dei circuiti, tramite modelli analitici al fine di ricavare i parametri più significativi delle logiche digitali. La parte applicativa è dedicata allo svolgimento di esercitazioni assistite dal calcolatore al fine di acquisire le conoscenze di base del linguaggio di descrizione dell’hardware VHDL, dei simulatori circuitali e dei layout CAD.

CONOSCENZE E CAPACITÀ DI COMPRENSIONE.
Comprensione del funzionamento dei circuiti logici e dei modelli per la stima delle loro prestazioni. Conoscenza delle metodologie di progetto delle logiche CMOS statiche. Conoscenza dei CAD tool per la progettazione, la sintesi ed il test, assistiti dal calcolatore, di circuiti integrati.

CONOSCENZA E CAPACITÀ DI COMPRENSIONE APPLICATE
Essere in grado di analizzare il funzionamento di circuiti logici. Essere in grado di progettare un circuito in logica CMOS di bassa e media complessità con tecniche semi-custom e full-custom. Saper realizzare il layout di circuiti CMOS di bassa e media complessità. Essere in grado di utilizzare tools per implementare e testare circuiti logici.

AUTONOMIA DI GIUDIZIO
Saper scegliere la famiglia logica che meglio soddisfa le specifiche assegnate. Saper approcciare il progetto di semplici funzioni logiche. Saper scegliere i tool più opportuni per realizzare un progetto assegnato.

ABILITÀ COMUNICATIVE
Saper lavorare in gruppo. Saper esporre oralmente ed in forma scritta un argomento legato ai sistemi digitali a larga scala d’integrazione. Saper relazionare in forma scritta e orale su un progetto realizzato.

CAPACITÀ DI APPRENDERE (LEARNING SKILLS)
Saper applicare le conoscenze acquisite a contesti differenti da quelli presentati durante il corso. Saper approfondire gli argomenti trattati usando materiali diversi da quelli proposti
Prerequisiti
SONO RICHIESTE CONOSCENZE INERENTI:
-Per il proficuo raggiungimento degli obiettivi prefissati allo studente sono richieste conoscenze dei fondamenti dell’elettronica.
Contenuti
CARATTERISTICHE GENERALI DELLE FAMIGLIE LOGICHE (ORE LEZ. 4; ORE ESERC. 0)
CARATTERISTICHE STATICHE; CARATTERISTICHE DINAMICHE; FAN-IN, FAN-OUT, LIVELLO D’INTEGRAZIONE.

PORTE LOGICHE IN TECNOLOGIA BIPOLARE (ORE LEZ. 10; ORE ESERC. 3)
LA FAMIGLIA LOGICA TTL, CIRCUITI WIRED AND E OPEN-COLLECTOR. FAMIGLIA LOGICA CML ED ECL, CIRCUITI DI INTERFACCIA.

PORTE LOGICHE IN TECNOLOGIA MOS (ORE LEZ. 10; ORE ESERC. 3)
PRESTAZIONI STATICHE E DINAMICHE DELLE FAMIGLIE LOGICHE NMOS, PORTA MOS CON CARICO RESISTIVO, EEMOS, EDMOS, ESPANSIONI LOGICHE, PRESTAZIONI DELLA FAMIGLIA LOGICA CMOS.

PROGETTAZIONE LOGICA (ORE LEZ. 5; ORE ESERC. 0)
CENNI SULL’ALGEBRA DI BOOLE ; FLUSSO DI PROGETTO FULL-CUSTOM E SEMI-CUSTOM. TABELLE DI VERITÀ E MINIMIZZAZIONE DI FUNZIONI BINARIE; PORTE LOGICHE CMOS COMPLESSE; PORTE DI TRASMISSIONE.

PROGETTAZIONE FISICA (ORE LEZ. 10; ORE ESERC. 4: ORE LAB 5)
MODELLO SWITCH-LEVEL DEL MOSFET; PARAMETRI PARASSITI; STIMA DEI RITARDI E DELLA POTENZA DISSIPATA DI UN CIRCUITO CMOS.

CIRCUITI SEQUENZIALI (ORE LEZ. 10; ORE ESERC. 4: ORE LAB 5)
PRINCIPIO DI FUNZIONAMENTO BISTABILE; LATCH, PRINCIPIO DI FUNZIONAMNETO; LATCH S-R, LATCH S-R SINCRONO; LATCH J-K, D-LATCH STATICO E DINAMICO. FLIP-FLOP MASTER-SLAVE DI TIPO D STATICO E DINAMICO; TRUE SINGLE PHASE OF CLOCK FLIP-FLOP. CALCOLO DEI TEMPI DI SET-UP, HOLD, TCQ E TDQ.
PROBLEMI DI OVERLAP TRA LE FASI DI CLOCK.

FSM (ORE LEZ. 4; ORE ESERC. 3: ORE LAB 0)
STRUTTURA DI UNA MACCHINA A STATI FINITI; CONSTRAINS SUI TEMPI DI HOLD E DI SET-UP; ESMPI APPLICATIVI.

REALIZZAZIONE E SIMULAZIONE DI LAYOUT (ORE LEZ. 5; ORE ESERC. 0: ORE LAB 5)
INTRODUZIONE AL PROCESSO DI FABBRICAZIONE CMOS; DESIGN RULES; UTILIZZO DI UN LAYOUT EDITOR; DESIGN-RULE CHECKER; CELLE STANDARD; TRANSISTOR CHAINING E TECNICHE DI INTEGRAZIONE. APPLICAZIONI.
SPICE; STRUTTURA DI UN FILE DI INPUT; PRINCIPALI COMANDI; MODELLO SPICE DEL MOSFET E DEL BJT. SIMULAZIONI DI ESEMPIO.
Metodi Didattici
L’insegnamento prevede l’erogazione di lezioni teoriche ed esercitazioni in laboratorio. Le esercitazioni coinvolgono le diverse problematiche affrontate nelle lezioni teoriche e sono strutturate in modo da favorire l’apprendimento di tecniche e metodi per la risoluzione dei problemi di base dell’analisi e sintesi digitale
Verifica dell'apprendimento
LA VALUTAZIONE DEL CORSO SARÀ ESPRESSA IN TRENTESIMI. ESSA AVVERRÀ MEDIANTE DUE PROVE DI VERIFICA DISTRIBUITE LUNGO LE ORE DI INSEGNAMENTO. LE PROVE CONSISTERANNO NELLO SVOLGIMENTO DI ESERCIZI NUMERICI SUGLI ARGOMENTI TRATTATI AL CORSO. AL TERMINE DELL’ULTIMA PROVA, SE TUTTE SONO RISULTATE SUFFICIENTI, SI CALCOLERÀ LA MEDIA ARITMETICA DEI RISULTATI CHE GENERERÀ UN VOTO DI PARTENZA. QUESTA POTRÀ ESSERE MIGLIORATA ATTRAVERSO UNA PROVA ORALE CON DOMANDE SULL’INTERO PROGRAMMA. SE UNA DELLE PROVE DOVESSE ESSERE SOTTO LA SUFFICIENZA, LO STUDENTE DOVRÀ DIMOSTRARE DI AVER COLMATO LE LACUNE DELLA PROVA SCRITTA.
Testi
J. P. UYEMURA, “CMOS LOGIC CIRCUITS DESIGN”, KLUWER ACADEMIC PRESS.

J. M. RABAEY, A. CHANDRAKASAN, B. NIKOLIC: "CIRCUITI INTEGRATI DIGITALI; L'OTTICA DEL PROGETTISTA." PARSON - PRENTICE HALL.

B. RICCÒ, F. FANTINI, P. BRAMBILLA: “INTRODUZIONE AI CIRCUITI INTEGRATI DIGITALI”, ZANICHELLI TELETTRA.

NOTE DAL CORSO
Altre Informazioni
C
  BETA VERSION Fonte dati ESSE3 [Ultima Sincronizzazione: 2019-10-21]