Luca GRECO | RETI LOGICHE

cod. 0612700008

RETI LOGICHE

	0612700008
	DIPARTIMENTO DI INGEGNERIA DELL'INFORMAZIONE ED ELETTRICA E MATEMATICA APPLICATA
	CORSO DI LAUREA
	INGEGNERIA INFORMATICA
	2020/2021

CURRICULUM DIGITAL HEALTH

	OBBLIGATORIO
	ANNO CORSO 1
	ANNO ORDINAMENTO 2017
	SECONDO SEMESTRE

MODULI

	SSD	CFU	ORE	ATTIVITÀ	TIPO DI ATTIVITÁ FORMATIVA
1	RETI LOGICHE (MODULO 1)
	ING-INF/05	5	40	LEZIONE	CARATTERIZZANTE
	ING-INF/05	1	8	ESERCITAZIONE	CARATTERIZZANTE
2	RETI LOGICHE (MODULO 2)
	ING-INF/01	1	8	ESERCITAZIONE	CARATTERIZZANTE
	ING-INF/01	2	16	LABORATORIO	CARATTERIZZANTE

DOCENTI

	FRANCESCO MOSCATO1 T Curriculum
	LUCA GRECO1 Curriculum
	ETTORE NAPOLI2 Curriculum

	Obiettivi
	IL CORSO INTRODUCE ALLO STUDIO DELLA PROGETTAZIONE LOGICA DELLE RETI COMBINATORIE E DELLE RETI SEQUENZIALI CHE COSTITUISCONO I COMPONENTI FONDAMENTALI DEI SISTEMI DIGITALI, PRESENTANDO LE PROBLEMATICHE E LE RELATIVE METODOLOGIE RISOLUTIVE. IN PARTICOLARE, L’INSEGNAMENTO TRATTA GLI ARGOMENTI RELATIVI ALLE RETI LOGICHE, FORNENDO LE METODOLOGIE E LE TECNICHE DI PROGETTO NECESSARIE ALLA REALIZZAZIONE E ALL’OTTIMIZZAZIONE DI CIRCUITI COMBINATORI E SEQUENZIALI A VARI LIVELLI DI COMPLESSITÀ. CONOSCENZE E CAPACITÀ DI COMPRENSIONE ALLA FINE DEL CORSO LO STUDENTE CONOSCE: CONCETTI DI BASE SULLE RETI LOGICHE E ALGEBRA BOOLEANA E DI COMMUTAZIONE. PORTE LOGICHE. ESPRESSIONI E FUNZIONI BINARIE. FORME CANONICHE. MINIMIZZAZIONE ALGEBRICA E GRAFICA. RETI COMBINATORIE: ANALISI E SINTESI, ALEE, IMPLEMENTAZIONI NAND-NAND E NOR-NOR. ALEE. RETI COMBINATORIE NOTEVOLI: SOMMATORI, DECODER, MULTIPLEXER. RETI SEQUENZIALI SINCRONE: AUTOMI A STATI FINITI, CONCETTO DI STATO, MACCHINA DI MEALY/MOORE, ELEMENTI DI MEMORIA: BISTABILI ASINCRONI E LATCH, SEGNALE DI SINCRONISMO, FLIP-FLOP D, JK E T A LIVELLO, SUL FRONTE E MASTER-SLAVE, SINTESI DI RETI SEQUENZIALI SINCRONE INTRODUZIONE AL LINGUAGGIO VHDL, ELEMENTI DI PROGRAMMAZIONE IN VHDL, RETI COMBINATORIE IN VHDL, RETI SEQUENZIALI IN VHDL, AUTOMI A STATI FINITI IN VHDL. CONOSCENZA E CAPACITÀ DI COMPRENSIONE APPLICATE ALLA FINE DEL CORSO LO STUDENTE È IN GRADO DI: SAPER PROGETTARE RETI LOGICHE COMBINATORIE. SAPER PROGETTARE RETI SEQUENZIALI MEDIANTE AUTOMI A STATI FINITI USANDO VARI TIPI DI FLIP-FLOP E CIRCUITI COMBINATORI CON PREDEFINITE FUNZIONALITÀ. SAPER VALUTARE LE CARATTERISTICHE FUNZIONALI DEI CIRCUITI LOGICI. SAPER DESCRIVERE, SIMULARE E SINTETIZZARE UNA RETE COMBINATORIA E/O SEQUENZIALE IN LINGUAGGIO VHDL. AUTONOMIA DI GIUDIZIO SAPER VALUTARE GLI ASPETTI DI ORGANIZZAZIONE E DI PROGETTAZIONE DEI SISTEMI DI ELABORAZIONE HARDWARE. SAPER INDIVIDUARE I METODI PIÙ APPROPRIATI PER PROGETTARE E REALIZZARE CIRCUITI LOGICI. ABILITÀ COMUNICATIVE SAPER ESPORRE ORALMENTE UN ARGOMENTO LEGATO ALLE METODOLOGIE DI PROGETTAZIONE DELLE RETI LOGICHE. CAPACITÀ DI APPRENDERE SAPER APPLICARE LE CONOSCENZE ACQUISITE A CONTESTI DIFFERENTI DA QUELLI PRESENTATI DURANTE IL CORSO ED APPROFONDIRE GLI ARGOMENTI TRATTATI USANDO MATERIALI DIVERSI DA QUELLI PROPOSTI.

IL CORSO INTRODUCE ALLO STUDIO DELLA PROGETTAZIONE LOGICA DELLE RETI COMBINATORIE E DELLE RETI SEQUENZIALI CHE COSTITUISCONO I COMPONENTI FONDAMENTALI DEI SISTEMI DIGITALI, PRESENTANDO LE PROBLEMATICHE E LE RELATIVE METODOLOGIE RISOLUTIVE. IN PARTICOLARE, L’INSEGNAMENTO TRATTA GLI ARGOMENTI RELATIVI ALLE RETI LOGICHE, FORNENDO LE METODOLOGIE E LE TECNICHE DI PROGETTO NECESSARIE ALLA REALIZZAZIONE E ALL’OTTIMIZZAZIONE DI CIRCUITI COMBINATORI E SEQUENZIALI A VARI LIVELLI DI COMPLESSITÀ.

CONOSCENZE E CAPACITÀ DI COMPRENSIONE

ALLA FINE DEL CORSO LO STUDENTE CONOSCE:
CONCETTI DI BASE SULLE RETI LOGICHE E ALGEBRA BOOLEANA E DI COMMUTAZIONE. PORTE LOGICHE. ESPRESSIONI E FUNZIONI BINARIE. FORME CANONICHE. MINIMIZZAZIONE ALGEBRICA E GRAFICA.
RETI COMBINATORIE: ANALISI E SINTESI, ALEE, IMPLEMENTAZIONI NAND-NAND E NOR-NOR. ALEE. RETI COMBINATORIE NOTEVOLI: SOMMATORI, DECODER, MULTIPLEXER.
RETI SEQUENZIALI SINCRONE: AUTOMI A STATI FINITI, CONCETTO DI STATO, MACCHINA DI MEALY/MOORE, ELEMENTI DI MEMORIA: BISTABILI ASINCRONI E LATCH, SEGNALE DI SINCRONISMO, FLIP-FLOP D, JK E T A LIVELLO, SUL FRONTE E MASTER-SLAVE, SINTESI DI RETI SEQUENZIALI SINCRONE
INTRODUZIONE AL LINGUAGGIO VHDL, ELEMENTI DI PROGRAMMAZIONE IN VHDL, RETI COMBINATORIE IN VHDL, RETI SEQUENZIALI IN VHDL, AUTOMI A STATI FINITI IN VHDL.

CONOSCENZA E CAPACITÀ DI COMPRENSIONE APPLICATE

ALLA FINE DEL CORSO LO STUDENTE È IN GRADO DI:

SAPER PROGETTARE RETI LOGICHE COMBINATORIE.
SAPER PROGETTARE RETI SEQUENZIALI MEDIANTE AUTOMI A STATI FINITI USANDO VARI TIPI DI FLIP-FLOP E CIRCUITI COMBINATORI CON PREDEFINITE FUNZIONALITÀ.
SAPER VALUTARE LE CARATTERISTICHE FUNZIONALI DEI CIRCUITI LOGICI.
SAPER DESCRIVERE, SIMULARE E SINTETIZZARE UNA RETE COMBINATORIA E/O SEQUENZIALE IN LINGUAGGIO VHDL.

AUTONOMIA DI GIUDIZIO

SAPER VALUTARE GLI ASPETTI DI ORGANIZZAZIONE E DI PROGETTAZIONE DEI SISTEMI DI ELABORAZIONE HARDWARE. SAPER INDIVIDUARE I METODI PIÙ APPROPRIATI PER PROGETTARE E REALIZZARE CIRCUITI LOGICI.

ABILITÀ COMUNICATIVE

SAPER ESPORRE ORALMENTE UN ARGOMENTO LEGATO ALLE METODOLOGIE DI PROGETTAZIONE DELLE RETI LOGICHE.

CAPACITÀ DI APPRENDERE

SAPER APPLICARE LE CONOSCENZE ACQUISITE A CONTESTI DIFFERENTI DA QUELLI PRESENTATI DURANTE IL CORSO ED APPROFONDIRE GLI ARGOMENTI TRATTATI USANDO MATERIALI DIVERSI DA QUELLI PROPOSTI.

	Prerequisiti
	NESSUNO.

	Contenuti
	CONCETTI DI BASE (2H LEZIONE, 2H ESERCITAZIONE) INFORMAZIONE E SUA RAPPRESENTAZIONE. CODIFICA BINARIA E OPERAZIONI IN COMPLEMENTO A DUE. ALGEBRA BOOLEANA (10H LEZIONE, 6H ESERCITAZIONE) LE ALGEBRE BOOLEANE E DI COMMUTAZIONE. TEOREMI FONDAMENTALI. OPERATORI LOGICI. ESPRESSIONI BINARIE. NUMERO CARATTERISTICO E TABELLA DI VERITÀ. ESPRESSIONI EQUIVALENTI E COMPLEMENTO. TEOREMA GENERALIZZATO DI DE MORGAN, TEOREMI DI SHANNON. LE FUNZIONI BINARIE. FORME CANONICHE. TEOREMA DELLA COMBINAZIONE. LA MINIMIZZAZIONE ALGEBRICA E IN FORMA GRAFICA SECONDO KARNAUGH. RETI COMBINATORIE (6H LEZIONE, 2H ESERCITAZIONE) L'ANALISI E LA SINTESI DELLE RETI COMBINATORIE. IMPLEMENTAZIONI NAND-NAND E NOR-NOR. ESEMPI: MULTIPLEXER, DECODER. RETI COMBINATORIE ITERATIVE: SOMMATORI. ALEE: CLASSIFICAZIONE ED ELIMINAZIONE. RETI SEQUENZIALI (8H LEZIONE, 4H ESERCITAZIONE) INTRODUZIONE ALLE RETI SEQUENZIALI SINCRONE. ELEMENTI DI MEMORIA: BISTABILI ASINCRONI E LATCH, SEGNALE DI SINCRONISMO, FLIP-FLOP RS, D, JK E T A LIVELLO, SUL FRONTE E MASTER-SLAVE. TABELLE CARATTERISTICHE E DI PILOTAGGIO DEI FLIP-FLOP. LA PROGETTAZIONE DELLE RETI SEQUENZIALI SINCRONE. AUTOMI A STATI FINITI (8H LEZIONE, 12H ESERCITAZIONE) RETI SEQUENZIALI SINCRONE E AUTOMI A STATI FINITI, LA RAPPRESENTAZIONE DEGLI AUTOMI A STATI FINITI. I MODELLI STRUTTURALI. DIAGRAMMA DEGLI STATI E TABELLA DI FLUSSO. LA MINIMIZZAZIONE DEGLI STATI INTERNI DI UN AUTOMA. SINTESI DELLE RETI SEQUENZIALI SINCRONE. INTRODUZIONE AL LINGUAGGIO VHDL (6H LEZIONE, 6H ESERCITAZIONE)) I TOOL DI SVILUPPO E SIMULAZIONE PER FPGA. ELEMENTI DI PROGRAMMAZIONE IN VHDL. PROGETTAZIONE IN VHDL DI MACCHINE COMBINATORIE. PROGETTAZIONE IN VHDL DI MACCHINE SEQUENZIALI SINCRONE.

Contenuti

CONCETTI DI BASE (2H LEZIONE, 2H ESERCITAZIONE)

INFORMAZIONE E SUA RAPPRESENTAZIONE. CODIFICA BINARIA E OPERAZIONI IN COMPLEMENTO A DUE.

ALGEBRA BOOLEANA (10H LEZIONE, 6H ESERCITAZIONE)

LE ALGEBRE BOOLEANE E DI COMMUTAZIONE. TEOREMI FONDAMENTALI. OPERATORI LOGICI. ESPRESSIONI BINARIE. NUMERO CARATTERISTICO E TABELLA DI VERITÀ. ESPRESSIONI EQUIVALENTI E COMPLEMENTO. TEOREMA GENERALIZZATO DI DE MORGAN, TEOREMI DI SHANNON. LE FUNZIONI BINARIE. FORME CANONICHE. TEOREMA DELLA COMBINAZIONE. LA MINIMIZZAZIONE ALGEBRICA E IN FORMA GRAFICA SECONDO KARNAUGH.

RETI COMBINATORIE (6H LEZIONE, 2H ESERCITAZIONE)

L'ANALISI E LA SINTESI DELLE RETI COMBINATORIE. IMPLEMENTAZIONI NAND-NAND E NOR-NOR. ESEMPI: MULTIPLEXER, DECODER. RETI COMBINATORIE ITERATIVE: SOMMATORI. ALEE: CLASSIFICAZIONE ED ELIMINAZIONE.

RETI SEQUENZIALI (8H LEZIONE, 4H ESERCITAZIONE)

INTRODUZIONE ALLE RETI SEQUENZIALI SINCRONE. ELEMENTI DI MEMORIA: BISTABILI ASINCRONI E LATCH, SEGNALE DI SINCRONISMO, FLIP-FLOP RS, D, JK E T A LIVELLO, SUL FRONTE E MASTER-SLAVE. TABELLE CARATTERISTICHE E DI PILOTAGGIO DEI FLIP-FLOP. LA PROGETTAZIONE DELLE RETI SEQUENZIALI SINCRONE.

AUTOMI A STATI FINITI (8H LEZIONE, 12H ESERCITAZIONE)

RETI SEQUENZIALI SINCRONE E AUTOMI A STATI FINITI, LA RAPPRESENTAZIONE DEGLI AUTOMI A STATI FINITI. I MODELLI STRUTTURALI. DIAGRAMMA DEGLI STATI E TABELLA DI FLUSSO. LA MINIMIZZAZIONE DEGLI STATI INTERNI DI UN AUTOMA. SINTESI DELLE RETI SEQUENZIALI SINCRONE.

INTRODUZIONE AL LINGUAGGIO VHDL (6H LEZIONE, 6H ESERCITAZIONE))

I TOOL DI SVILUPPO E SIMULAZIONE PER FPGA. ELEMENTI DI PROGRAMMAZIONE IN VHDL. PROGETTAZIONE IN VHDL DI MACCHINE COMBINATORIE. PROGETTAZIONE IN VHDL DI MACCHINE SEQUENZIALI SINCRONE.

	Metodi Didattici
	L’INSEGNAMENTO CONTEMPLA LEZIONI TEORICHE (40H), ESERCITAZIONI IN AULA (32H) . NELLE ESERCITAZIONI IN AULA VIENE ASSEGNATO AGLI STUDENTI, DIVISI PER GRUPPI DI LAVORO, UNO O PIÙ ESERCIZI O PROGETTI DA SVILUPPARE DURANTE LO SVOLGIMENTO DELL’ESERCITAZIONE. GLI ESERCIZI COMPRENDONO TUTTI I CONTENUTI DELL’INSEGNAMENTO TRATTATI FINO A QUEL MOMENTO E SONO STRUMENTALI ALL’ACQUISIZIONE DELLE CAPACITÀ DI PROGETTAZIONE E REALIZZAZIONE DI CIRCUITI LOGICI PARTENDO DALLE SPECIFICHE.

Metodi Didattici

L’INSEGNAMENTO CONTEMPLA LEZIONI TEORICHE (40H), ESERCITAZIONI IN AULA (32H) . NELLE ESERCITAZIONI IN AULA VIENE ASSEGNATO AGLI STUDENTI, DIVISI PER GRUPPI DI LAVORO, UNO O PIÙ ESERCIZI O PROGETTI DA SVILUPPARE DURANTE LO SVOLGIMENTO DELL’ESERCITAZIONE. GLI ESERCIZI COMPRENDONO TUTTI I CONTENUTI DELL’INSEGNAMENTO TRATTATI FINO A QUEL MOMENTO E SONO STRUMENTALI ALL’ACQUISIZIONE DELLE CAPACITÀ DI PROGETTAZIONE E REALIZZAZIONE DI CIRCUITI LOGICI PARTENDO DALLE SPECIFICHE.

	Verifica dell'apprendimento
	LA VALUTAZIONE DEL RAGGIUNGIMENTO DEGLI OBIETTIVI PREFISSATI AVVIENE MEDIANTE UNA PROVA SCRITTA DI MEDIO TERMINE SUGLI ARGOMENTI RIGUARDANTI I CONCETTI DI BASE, L’ALGEBRA DI COMMUTAZIONE E LE RETI COMBINATORIE ARTICOLATA IN VARI QUESITI A RISPOSTA APERTA VOLTI AD ACCERTARE LA CAPACITÀ DI PROGETTARE RETI COMBINATORIE VALUTANDONE LE CARATTERISTICHE FUNZIONALI, ANCHE USANDO CIRCUITI COMBINATORI CON PREDEFINITE FUNZIONALITÀ, ED IN UNA PROVA SCRITTA FINALE (ELABORATO) ARTICOLATA IN UN PROGETTO DI UNA RETE SEQUENZIALE MEDIANTE L’USO DI AUTOMI A STATI FINITI E DI VARI TIPI DI FLIP-FLOP, IMPLEMENTAZIONI IN VHDL ED ALCUNE DOMANDE DI NATURA METODOLOGICA A RISPOSTA APERTA. L’ESAME ORALE CONSISTE NELLA DISCUSSIONE DELL’ELABORATO FINALE. CIASCUNA PROVA È VALUTATA IN TRENTESIMI. IL VOTO FINALE È DATO DALLA MEDIA PESATA DELLE SINGOLE PROVE, DOVE IL PESO DELLA PROVA DI MEDIO TERMINE È IL 40%, QUELLO DELLA PROVA FINALE È IL 40% E LA DISCUSSIONE FINALE È IL 20%.

Verifica dell'apprendimento

LA VALUTAZIONE DEL RAGGIUNGIMENTO DEGLI OBIETTIVI PREFISSATI AVVIENE MEDIANTE UNA PROVA SCRITTA DI MEDIO TERMINE SUGLI ARGOMENTI RIGUARDANTI I CONCETTI DI BASE, L’ALGEBRA DI COMMUTAZIONE E LE RETI COMBINATORIE ARTICOLATA IN VARI QUESITI A RISPOSTA APERTA VOLTI AD ACCERTARE LA CAPACITÀ DI PROGETTARE RETI COMBINATORIE VALUTANDONE LE CARATTERISTICHE FUNZIONALI, ANCHE USANDO CIRCUITI COMBINATORI CON PREDEFINITE FUNZIONALITÀ, ED IN UNA PROVA SCRITTA FINALE (ELABORATO) ARTICOLATA IN UN PROGETTO DI UNA RETE SEQUENZIALE MEDIANTE L’USO DI AUTOMI A STATI FINITI E DI VARI TIPI DI FLIP-FLOP, IMPLEMENTAZIONI IN VHDL ED ALCUNE DOMANDE DI NATURA METODOLOGICA A RISPOSTA APERTA. L’ESAME ORALE CONSISTE NELLA DISCUSSIONE DELL’ELABORATO FINALE. CIASCUNA PROVA È VALUTATA IN TRENTESIMI. IL VOTO FINALE È DATO DALLA MEDIA PESATA DELLE SINGOLE PROVE, DOVE IL PESO DELLA PROVA DI MEDIO TERMINE È IL 40%, QUELLO DELLA PROVA FINALE È IL 40% E LA DISCUSSIONE FINALE È IL 20%.

	Testi
	M. MORRIS MANO, CHARLES R. KIME: RETI LOGICHE, IV EDIZIONE, PEARSON - PRENTICE HALL, 2008 DISPENSE FORNITE A LEZIONE.

	Altre Informazioni
	L’INSEGNAMENTO È EROGATO IN PRESENZA CON FREQUENZA OBBLIGATORIA. LA LINGUA DI INSEGNAMENTO È L’ITALIANO.

BETA VERSION Fonte dati ESSE3 [Ultima Sincronizzazione: 2022-05-23]

Luca GRECO | RETI LOGICHE